關(guān)鍵字:22nm FPGA Achronix
英特爾從傳出要開始最新工藝代工業(yè)務(wù)以來,業(yè)內(nèi)一直很好奇。悄無聲息之間,英特爾的代工業(yè)務(wù)正在壯大起來。目前已經(jīng)有至少三家廠商采用其22nm新工藝:FPGA廠商Archronix、Tabula以及流處理器廠商N(yùn)etronome。此次Archronix發(fā)布的最新FPGA產(chǎn)品從晶圓制造、IP、封裝、測試都由英特爾包辦,讓人對二者關(guān)系浮想聯(lián)翩。Archronix公司CEO Robert Blake先生對此疑問的回答是:二者是密切的合作伙伴,不便透露更多細(xì)節(jié)。
Archronix公司CEO Robert Blake |
此次Archronix發(fā)布的Speedster22i包括HD(高容量)和HP(高性能)兩個產(chǎn)品系列,主要面向高端通信和測試應(yīng)用。二者享有相同的硬核IP和IO架構(gòu),不同之處在于,HD系列采用與大多數(shù)FPGA廠商一樣的同步技術(shù),適用于高端通信、光網(wǎng)絡(luò)領(lǐng)域;HP系列采用專有技術(shù)的異步技術(shù),適用于需要強(qiáng)大運(yùn)算處理能力的高端市場。
HD系列FPGA是一系列基于同步的FPGA產(chǎn)品,它們將密度最高的FPGA與最低的功耗結(jié)合在一起。在HD系列中有四個成員,其中最大的器件擁有170萬個有效的查找表和144Mb嵌入式RAM。此外,還帶有最多可達(dá)16個28Gbps的高速收發(fā)器(SerDes)、64個12.75Gbps的SerDes和960個通用2.133Gbps的I/O,HD系列提供了業(yè)界最高的I/O帶寬,這是高端交換機(jī)和橋接應(yīng)用的關(guān)鍵。HD1000的工程樣片預(yù)計今年三季度可發(fā)貨。
HP系列FPGA產(chǎn)品利用了Achronix擁有專利的picoPIPE自定時鐘體系結(jié)構(gòu),且可運(yùn)行在高達(dá)1.5GHz的主頻上,比基于同步的FPGA快3到4倍。Speedster22i HP FPGA產(chǎn)品專為前饋數(shù)據(jù)流和DSP應(yīng)用獲得最大性能而設(shè)計。HP系列有兩款產(chǎn)品,其中最大的器件擁有25萬個查找表和64Mb的嵌入式RAM 。HP的工程樣片預(yù)計在明年一季度供貨。
Archronix FPGA三大策略性優(yōu)勢
目前FPGA設(shè)計人員面臨的首要挑戰(zhàn)就是如何滿足功耗要求,制造工藝從65nm到40nm,再發(fā)展到28nm,器件密度和性能提升緩慢,而(靜態(tài)和動態(tài))功耗增長很快,業(yè)內(nèi)對降低功耗的吁求很高。
而英特爾最新的22nm工藝相比28nm工藝,就單個晶體管而言,性能可提升接近40%,功耗降低50%。Archronix公司CEO Robert Blake先生表示:“通過采用英特爾最新22nm工藝,同時結(jié)合Archronix在內(nèi)核結(jié)構(gòu)和嵌入式硬IP方面的技術(shù),可以做到產(chǎn)品只有市場競爭類產(chǎn)品一半的功耗和一半的成本,同時配合設(shè)計工具和軟件,可以幫助開發(fā)人員將產(chǎn)品快速推向市場。”
采用最新工藝降低功耗成本是其優(yōu)勢之一,優(yōu)勢二是針對特定領(lǐng)域推出目標(biāo)應(yīng)用FPGA產(chǎn)品。大多數(shù)典型的FPGA產(chǎn)品主要針對通用市場,性能高,可編程性強(qiáng),同樣價格也不便宜。而針對具體應(yīng)用領(lǐng)域的ASSP、ASIC產(chǎn)品,雖然價格相對便宜,但功能單一,編程能力不強(qiáng)。
Archronix的FPGA產(chǎn)品就是針對這二者之間的特定領(lǐng)域,相對于通用FPGA,Speedster22i內(nèi)置嵌入式硬核IP,包括完整的I/O協(xié)議棧,可用于10/40/100G、Interlaken、PCI Express gen1/2/3和用于2.133Gbps DDR3的內(nèi)存控制器。在其它的FPGA中,這些功能都由可編程陣列來實(shí)現(xiàn),而且嵌入式硬核IP消耗的功率比在通用FPGA的可編程結(jié)構(gòu)中執(zhí)行相同功能要少90%;相對于ASSP、ASIC產(chǎn)品,Speedster22i擁有可編程能力,設(shè)計人員根據(jù)需要增加不同的功能。更重要的是通過這些嵌入式硬核IP消除了采購、集成和測試這些功能相應(yīng)的軟核IP成本。
在談到特定應(yīng)用市場,Archronix公司CEO Robert Blake表示:“到2014年,全球高端FPGA市場規(guī)模至少達(dá)到30億美元,ASSP和ASIC市場規(guī)模在110億美元左右,市場對高端FPGA需求非常可觀,尤其是中國市場表現(xiàn)搶眼。” 他還表示中國現(xiàn)已成為全球最大的高端FPGA市場,市場規(guī)模已經(jīng)超過日本、歐洲。而Archronix公司專注的市場主要是高端通信市場。
優(yōu)勢三是提供最好的硬IP技術(shù)和設(shè)計工具。前面已經(jīng)提到,針對特定應(yīng)用市場,內(nèi)置一些嵌入式硬核IP:Ethernet MAC、100G Interlaken、PCI Express、DDR3控制器。而傳統(tǒng)FPGA產(chǎn)品需要通過編程實(shí)現(xiàn),使時序收斂具有挑戰(zhàn)性并要求占用可編程陣列中高達(dá)50萬個的等效查找表(LUT)。這給傳統(tǒng)的FPGA設(shè)計增加了大量的成本和功耗,而在Speedster FPGA產(chǎn)品中它們都是基本的連接。
同時,Achronix可提供成熟的軟件設(shè)計支持。HD和HP兩個系列都能提供易于使用的ACE設(shè)計軟件4.2版本支持,該軟件現(xiàn)已可供貨。ACE是一款構(gòu)建在業(yè)界標(biāo)準(zhǔn)的Eclipse平臺開源平臺上的FPGA設(shè)計工具,使ACE對曾經(jīng)使用過構(gòu)建于Eclipse平臺的其它任何設(shè)計工具的工程師都簡單易學(xué)。目前已經(jīng)有超過500個授權(quán)方使用,并支持Windows和Linux兩個版本。